関連記事

VHDL と Verilog
例えば、FIFO を作るとき、 Verilog ではこんな感じになる。 if ( ...

面接で内々定をもらってきた
町田の某社に三度目の面接。一応、内内定みたいな物は貰ってきたり。来週頭に正式通達 ...

復活
やっと復活。1週間ぶりにまともに会社行きました。

転勤祝いをやりました
会社の先輩の転勤祝いをやりました。会社近所の「むらさき」の3Fを貸し切って40人 ...

ひさびさに残業
先日、雨の影響で出社が遅れフレックスタイム突入後に出社。あいかわらず残業ゼロワー ...
ディスカッション
コメント一覧
まだ、コメントがありません